存储器分类
按在计算机中的作用(层次)分类
主存储器
简称主存,又称内存储器(内存)。
CPU可直接随机对其进行访问,也可以和Cache交换数据。
特点:容量较小、存取速度较快、单位价格较高。
辅助存储器
简称辅存,又称外存储器(外存)。
不能与CPU直接交换信息。
特点:容量极大、存取速度较慢、单位成本低。
高速缓冲存储器
简称Cache,位于主存和CPU之间。
特点:存储容量小、价格高。
按存储介质分类
磁表面存储器
比如磁盘、磁带。
磁心存储器
半导体存储器
TTL
集成度低,功耗高,速度快
MOS
集成度高,功耗低,速度慢。
所以现在内存主要用的MOS型存储器。
光存储器
比如光盘。
按存取方式分类
RAM
随机读写存储器。存取时间与存储单元物理地址无关。
优点:读写方便、使用灵活,断电后内容丢失。
主要用作主存或Cache。
静态RAM
以触发器原理寄存信息。
动态RAM
以电容充电原理寄存信息。
ROM
只读存储器。(Read Only)
只能随机读出而不能写入,断电后内容不会丢失。
可与RAM共同作为主存的一部分。
串行访问存储器
读写时,需按其物理位置的先后顺序寻址。
顺序存取存储器
如磁带。
特点:只能按某种顺序存取,存取速度慢。
直接存取存储器
如磁盘。
存取方式介于RAM和顺序存取存储器,通常先寻找整个存储器中的某个区域(如磁盘上的磁道),再在小区域内顺序查找。
按信息可保存性分类
易失性存储器
断电内容丢失,如RAM。
非易失性存储器
断电内容不丢失,如ROM、磁表面存储器和光存储器。
又可分为
E代表可擦写(Erase),P代表可编程(Programming)
- $ROM$
- $PROM$
- $EPROM$
- $E^2PROM$,多出来的这个E代表电(Electric)
- $Flash\ Memory$
补充
CD-ROM是只读型光盘存储器。
磁盘是直接存取存储器。
相联存储器是按内容指定方式和地址指定方式相结合进行寻址的寄存器。
相联存储器的基本原理:把存储单元的一部分内容作为检索项去检索存储器,并将存储器中与该检索项符合的存储单元内容进行读或写。
若OS在硬盘上,则内存储器应用RAM和ROM。
需将外存中的OS(部分)引导进内存,而引导程序通常用ROM存放。
另外ROM还经常存放操作系统等需要频繁使用,尤其是停电后不允许丢失的程序或数据。
RAM
SRAM
6管结构。TTL
读出时,根据两条位线中哪一条有负脉冲来判断触发器的状态。
写入时,根据两条位线电平来写入1或0。
DRAM
MOS电容
DRAM采用地址复用策略(地址时分复用)。
目的:使DRAM芯片的地址管脚减少一半,从而减小器件尺寸。
刷新(再生)
DRAM通过读出方式实现再生,读出放大器作为一个再生放大器。
DRAM刷新的单位是行,每列都有自己的读放。
原因
破坏性读出:某个存储单元被读出时,原存储信息被破坏。
破坏性读出的存储器,每次读出后,必须紧接一个再生的操作,以恢复被破坏的信息。
另外由于电容漏电阻的存在,也需要进行再生。
常见方式
集中刷新
在一个刷新周期内,利用一段固定时,依次对存储器所有行进行刷新,在此期间停止对存储器的读写操作,成为访存“死区”。
分散刷新
把对每行的刷新分散到各个工作周期内,增加了存储周期,但没有死区。
分布式刷新(异步刷新)
介于集中刷新和分散刷新。
对比
六个方面:集成度、速度、功耗、价格、容量、原理、刷新
- DRAM价格便宜(因此一般容量大,用作内存;而SRAM则用作Cache),集成度高,功耗低;但速度慢,还需要时间和电路进行再生(刷新)。
- SRAM利用触发器保存信息,DRAM利用电容存储电荷保存信息。
- DRAM需要刷新,SRAM不用刷新。
- DRAM采用地址复用策略,SRAM不采用。
存储器的性能指标
主要有3个性能指标,三者相互制约。
目标:大容量、低成本和高速度。
存储容量
存储字数$\times$字长,如1M$\times$8位。
单位成本
总成本/总容量。
存储速度
存取时间
完成一次存储器操作的时间,分为读取时间和写入时间。
存取周期
又称读写周期或访问周期。连续两次操作存储器之间的最小时间间隔。
通常存取周期大于存取时间,因为它多了个复原时间。
复原时间:
SRAM
存取信息的稳定时间。
DRAM
刷新的又一次存取时间,刷新是通过读出实现的。
对于破坏性读出的存储器,存取周期往往比存取时间大得多。
主存带宽
又称数据传输率,每秒从主存进出信息的最大数量。
存储器容量扩展
读写控制线可以是一根($\bar{WE}$),也可以是两根($\bar{WE}$和$\bar{RD}$)。
字扩展、位扩展和字位扩展是重点(两种操作,如何画图),看PPT上作业及答案。
方法
顺序 | 位扩展 | 字扩展 |
---|---|---|
1 | 地址线与各芯片并联,CPU$\bar{WE}$与各芯片$\bar{WE}$并联 | 低位地址线与各芯片并联,CPU$\bar{WE}$与各芯片$\bar{WE}$并联 |
2 | 各芯片$\bar{CS}$并联接地 | 高位地址经译码器各输出分别连接各芯片$\bar{CS}$ |
3 | 各芯片数据引到数据线(算是串行) | 各芯片数据引到数据线(算是并行) |
四个要素:$\bar{WE}$、$\bar{CS}$、地址线、数据线
多体交叉存储器
解决的主要问题是提高主存储器的数据传输率
采用低位交叉编址方式
低位地址选择不同的存储模块,高位地址指向相应的模块内部的存储字。因此,连续的地址分部在相邻的不同模块中。
作者:@臭咸鱼
转载请注明出处:https://chouxianyu.github.io
欢迎讨论和交流!